记忆体结构及其制造方法与半导体元件

摘要

记忆体结构至少包括多个记忆体元件以及多条位元线。位元线分别连接各个记忆体元件，且这些位元线是由互相平行的双层位元线所构成。因此，能达成藉由增加位元线线宽来降低其电阻。

主权项

一种记忆体结构的制造方法，包括：形成多个记忆体元件；形成排列成数排的多个第一层位元线接触窗，其中每一该些第一层位元线接触窗分别连接各该记忆体元件，且相邻排的该些第一层位元线接触窗交错配置；在每隔一排的该些第一层位元线接触窗上形成一第一位元线，其中该第一位元线与排列成同一排的该些第一层位元线接触窗接触；在未与该第一位元线接触的该些第一层位元线接触窗的上方形成多个第二层位元线接触窗；以及在该些第二层位元线接触窗上形成多条第二位元线，其中各该第二位元线与排列成同一排的该些第二层位元线接触窗接触，且该第一位元线与该些第二位元线是由互相平行的。