发明名称 |
半导体元件及其制造方法 |
摘要 |
半导体元件的制造方法。此制造方法包括:备制具有电晶体区与对准区的基板;分别在电晶体区的基板中形成第一沟槽,以及在对准区的基板中形成第二沟槽;在电晶体区的基板中形成漂移区;形成两个第三沟槽,分别邻接于漂移区的两端;以及分别在第一沟槽中形成隔离图案,在第二沟槽中形成埋入式介电图案,并且在两个第三沟槽中形成介电图案。第一沟槽的深度小于第三沟槽的深度,而且第一沟槽的深度等于或实质上等于第二沟槽的深度。
|
申请公布号 |
TWI520229 |
申请公布日期 |
2016.02.01 |
申请号 |
TW101148789 |
申请日期 |
2012.12.20 |
申请人 |
三星电子股份有限公司 |
发明人 |
金容顿 |
分类号 |
H01L21/336(2006.01);H01L23/52(2006.01) |
主分类号 |
H01L21/336(2006.01) |
代理机构 |
|
代理人 |
詹铭文 |
主权项 |
一种半导体元件的制造方法,包括:备制基板,其具有电晶体区与对准区;分别在该电晶体区的该基板中形成第一沟槽,并在该对准区的该基板中形成第二沟槽;在该电晶体区的该基板中形成漂移区;形成两个第三沟槽,分别邻接于该漂移区的两端;以及分别在该第一沟槽中形成隔离图案,在该第二沟槽中形成埋入式介电图案,并在该些第三沟槽中分别形成介电图案,其中该第一沟槽的深度小于该些第三沟槽的一深度,而且该第一沟槽的该深度等于或实质上等于该第二沟槽的深度。
|
地址 |
南韩 |