| 发明名称 | 在过度蚀刻中控制凹槽深度以及底部蚀刻关键尺寸的方法 | ||
| 摘要 | 半导体堆叠，包括与电浆蚀刻反应以形成聚合物的碳掺杂/布植停止层，当高深宽比(high-aspect-ratio)的结构中过度蚀刻时，聚合物维持底部蚀刻关键尺寸(Etched Critical Dimension, ECD)并且避免过深的的凹槽深度。 | ||
| 申请公布号 | TW201604961 | 申请公布日期 | 2016.02.01 |
| 申请号 | TW103135586 | 申请日期 | 2014.10.14 |
| 申请人 | 旺宏电子股份有限公司 | 发明人 | 张昇原;魏安祺 |
| 分类号 | H01L21/311(2006.01) | 主分类号 | H01L21/311(2006.01) |
| 代理机构 | 代理人 | 祁明辉;林素华 | |
| 主权项 | 【第1项】一种半导体制作方法，包括：提供一半导体膜堆叠，该半导体膜堆叠具有一第一氧化层、一停止层，该停止层覆盖该第一氧化层；形成复数个聚合物，该些聚合物接近该停止层的一上表面，该些聚合物作用以抑制该停止层的蚀刻，从而避免蚀刻穿透出过深的深度至该停止层，并且避免一底部蚀刻关键尺寸的缩小。 | ||
| 地址 | 新竹县科学工业园区力行路16号 | ||