电浆掺杂方法及使用其之制造半导体装置之方法

摘要

明揭示一种掺杂方法，其在三维(3D)导电结构之所要位置形成一掺杂区，相对容易地控制该掺杂区之掺杂深度及掺杂剂量，具有浅掺杂深度，且防止浮体效应。使用该掺杂方法制造一半导体装置。该方法包括：形成具有一侧壁之一导电结构；曝露该导电结构之该侧壁之一部分；及藉由执行电浆掺杂制程在该侧壁之该曝露部分中形成一掺杂区。

主权项

一种用于掺杂一半导体装置之方法，其包含：形成具有一侧壁之一导电结构；曝露该导电结构之该侧壁之一部分；及藉由执行一电浆掺杂制程而在该侧壁之该曝露部分中形成一掺杂区，其中该导电结构之该侧壁之该部分的该曝露包含：形成填充介于该导电结构及一第二抗掺杂层之间一间隙之一部分之一第一抗掺杂层，该第二抗掺杂层覆盖该导电结构之一第一侧壁；及藉由选择性地移除该第一抗掺杂层之一部分而形成一开口，该开口曝露该导电结构之一第二侧壁之一部分。