发明名称 形成III-V族通道的方法
摘要 示之实施例系关于半导体元件,例如用于放大或切换电子讯号的电晶体。在一个实施例中,在被形成在基板上的介电层中形成第一沟槽,以曝露出该基板之表面;在该第一沟槽内形成多叠层结构;及在第二半导体化合物层上形成第三半导体化合物层,其中该第二半导体化合物层具有的对抗蚀刻剂的蚀刻抗性低于该第一和第三半导体化合物层对抗该蚀刻剂的蚀刻抗性;在该介电层中形成第二沟槽,以至少部分曝露出该第二半导体化合物层和该第三半导体化合物层;以及选择性移除该第二半导体化合物层,以使该第一半导体化合物层藉由气隙与该第三半导体化合物层隔离。
申请公布号 TW201604929 申请公布日期 2016.02.01
申请号 TW104117993 申请日期 2015.06.03
申请人 应用材料股份有限公司 发明人 包欣玉;圣契兹艾罗安东尼欧C
分类号 H01L21/02(2006.01) 主分类号 H01L21/02(2006.01)
代理机构 代理人 蔡坤财;李世章
主权项 一种形成一半导体元件的方法,包含以下步骤:在被形成在一基板上的一介电层中形成一第一沟槽,以曝露出该基板之一表面;在该第一沟槽内形成一多叠层结构,包含以下步骤:在该基板之该表面上方形成一第一半导体化合物层;在该第一半导体化合物层上形成一第二半导体化合物层;及在该第二半导体化合物层上形成一第三半导体化合物层,其中该第二半导体化合物层具有的对抗一蚀刻剂的蚀刻抗性低于该第一和第三半导体化合物层对抗该蚀刻剂的蚀刻抗性;在该介电层中形成一第二沟槽,以至少部分曝露出该第二半导体化合物层和该第三半导体化合物层;以及选择性移除该第二半导体化合物层,以使该第一半导体化合物层藉由一气隙与该第三半导体化合物层隔离。
地址 美国