发明名称 |
记忆体介面偏移信令 |
摘要 |
明提供一种记忆体介面,其包括经组态用于将一可变延迟应用于一资料信号之一部分并将一可变延迟应用于一资料选通的电路。该经延迟资料选通对该资料信号之该经延迟部分进行取样。藉由交替该资料信号之经延迟位元与未经延迟位元的路由而使该资料信号之经延迟部分与该资料信号之未经延迟部分隔开。一训练区块判定并设定对应于若干经记录眼孔径宽度中之一最大值的该可变延迟之一值。
|
申请公布号 |
TWI519959 |
申请公布日期 |
2016.02.01 |
申请号 |
TW103109478 |
申请日期 |
2014.03.14 |
申请人 |
高通公司 |
发明人 |
潘迪 史瑞 克里旭那;春 德斯特T |
分类号 |
G06F13/16(2006.01);G06F13/42(2006.01);G11C7/22(2006.01);H03K19/003(2006.01) |
主分类号 |
G06F13/16(2006.01) |
代理机构 |
|
代理人 |
陈长文 |
主权项 |
一种记忆体介面方法,其包含:将一操作延迟应用于一记忆体介面波形之一资料频道的仅一第一位元集;跨越一记忆体介面而传输该经延迟第一位元集;跨越该记忆体介面而传输该资料频道之一第二位元集,其中转移该第一位元集之一第一信号线集与转移该资料频道上之该第二位元集之一第二信号线集交织;将一选通延迟应用于一第一选通以产生一第二选通;跨越该记忆体介面而传输该第一选通及该第二选通;藉由该第二选通对该经延迟第一位元集进行取样;及藉由该第一选通对该第二位元集进行取样。
|
地址 |
美国 |