发明名称 |
记忆体装置中错误管理之方法及系统 |
摘要 |
明揭示了一种用于记忆体装置中之错误管理的方法及系统。在本发明的一实施例中,该记忆体装置可处理命令及位址同位元错误、以及循环冗余检查错误。在本发明的一实施例中,该记忆体可决定一被接收的命令之命令位元或位址位元是否有任何同位元错误,而侦测该被接收的命令是否有任何同位元错误。如果侦测到该被接收的命令中之一同位元错误或循环冗余检查错误,则触发一错误处理机构,以便自错误命令恢复。
|
申请公布号 |
TW201604885 |
申请公布日期 |
2016.02.01 |
申请号 |
TW104134871 |
申请日期 |
2010.10.20 |
申请人 |
英特尔股份有限公司 |
发明人 |
班 库杰特;齐莫曼 大卫;布兹辛斯基 丹尼斯;威廉斯 麦可;赫伯特 约翰 |
分类号 |
G11C29/42(2006.01) |
主分类号 |
G11C29/42(2006.01) |
代理机构 |
|
代理人 |
林志刚 |
主权项 |
一种记忆体控制器,用以控制一或多个记忆体DRAM,包含:一输入/输出介面,用以耦接至一错误指示信号线,并且可在该错误指示信号线上接收不同的错误指示;一输入/输出介面,用以耦接至一命令信号线;及电路,用以:回应在该命令信号线上接收的一命令而侦测在该错误指示信号线上是否指示一同位元错误或一循环冗余检查(CRC)错误;以及回应侦测到同位元错误而执行下列步骤:等候直到在具有该同位元错误的该命令之前被传送的一或多个命令都完成了执行;以及决定该一或多个耦接的DRAM中之哪一DRAM接收到具有该同位元错误的该令命。
|
地址 |
美国 |