发明名称 |
一种用于高速数据防泄漏系统的运行机构 |
摘要 |
一种用于高速数据防泄漏系统的运行机构,其包括控制和运算机构和存储机构,所述控制和运算机构包括CPU模块、并行GPU模块和DMA控制器,所述存储机构包括高速传输接口、存储区和缓存区,所述缓存区为环形缓存区;所述存储区为固态硬盘,所述高速传输接口为PCIE接口,所述PCIE接口和固态硬盘之间通过环形缓冲区进行数据传输,所述DMA控制器控制高速传输接口和环形缓存区以及存储区和环形缓存区之间的数据传输,使得数据防泄漏系统的运行速率和防泄漏性能得到了提高,可达到一天处理500G数据的速度。 |
申请公布号 |
CN205003680U |
申请公布日期 |
2016.01.27 |
申请号 |
CN201520583479.6 |
申请日期 |
2015.08.05 |
申请人 |
杭州世平信息科技有限公司 |
发明人 |
徐建忠 |
分类号 |
G06F21/55(2013.01)I |
主分类号 |
G06F21/55(2013.01)I |
代理机构 |
北京科亿知识产权代理事务所(普通合伙) 11350 |
代理人 |
汤东凤 |
主权项 |
一种用于高速数据防泄漏系统的运行机构,其特征在于,其包括控制和运算机构和存储机构,所述控制和运算机构包括CPU模块、并行GPU模块和DMA控制器,所述存储机构包括高速传输接口、存储区和缓存区,所述缓存区为环形缓存区,所述DMA控制器控制高速传输接口和环形缓存区以及存储区和环形缓存区之间的数据传输,高速传输接口和存储区之间通过环形缓存区进行中间数据传输。 |
地址 |
310012 浙江省杭州市西湖区西斗门路3号天堂软件园A幢3楼B座 |