半导体器件

摘要

本发明的课题涉及一种半导体器件，其目的是在不使导通电阻增大的前提下提高di/dt容量及dV/dt容量。并且，为了实现上述目的，在半导体衬底(1)的上主面内，设在栅极焊区(12)正下方区域的焊区下基区(5)不与源电极(11)连接，也不与被连接在源电极(11)上的主基区(4)连接。即，焊区下基区(5)被置于浮置状态。

主权项

一种半导体器件，具备：具有上主面及下主面的半导体衬底，其特征在于，上述半导体衬底具备：第1导电型的漏层，形成在上述上主面；第2导电型的主基区，以比上述漏层浅的方式在上述漏层中有选择地形成，并露出于上述上主面；第2导电型的周边基区，以比上述漏层浅的方式在上述漏层中有选择地形成，在内部不设第1导电型的半导体区域并露出于上述上主面；以及第1导电型的源区，以比上述主基区浅的方式在上述主基区中有选择地形成，并露出于上述上主面，上述半导体器件还具备：第1主电极，连接于上述主基区、上述源区和上述周边基区；栅电极，在上述主基区上方，隔着栅绝缘膜与夹在上述漏层与上述源区之间的区域即沟道区相对置；导电性的栅极焊区，在上述上主面上方，隔着与上述栅绝缘膜不同的绝缘层，与焊区下漏区相对置，并连接于上述栅电极，其中，上述焊区下漏区既是上述漏层露出的区域，也是与上述主基区共同夹着上述周边基区的区域；第2主电极，连接于上述下主面；以及导电层，该导电层在比上述栅极焊区更接近上述上主面的位置，以与上述焊区下漏区相对置的方式埋设在上述绝缘层中，上述导电层仅与上述栅极焊区电连接，上述导电层延伸到上述周边基区的上方。