发明名称 |
半导体器件的制造方法和半导体器件 |
摘要 |
本发明的各个实施例涉及半导体器件的制造方法和半导体器件。本发明可以在通过湿法蚀刻使SiC衬底之上的绝缘膜开口而指定形成在该衬底上的竖直型功率MOSFET的有源区域的情况下,改进该湿法蚀刻的精确度并且使半导体器件小型化。在外延层之上按顺序形成具有小膜厚度的氧化硅膜和具有比该氧化硅膜更大的膜厚度的多晶硅膜,之后通过干法蚀刻方法使该多晶硅膜开口,接着通过湿法蚀刻使氧化硅膜开口,以及从而使在有源区域中的外延层的上表面暴露出来。 |
申请公布号 |
CN105280546A |
申请公布日期 |
2016.01.27 |
申请号 |
CN201510359350.1 |
申请日期 |
2015.06.25 |
申请人 |
瑞萨电子株式会社 |
发明人 |
新井耕一;滨正树;笼利康明;久田贤一 |
分类号 |
H01L21/76(2006.01)I;H01L21/31(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L21/76(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
王茂华 |
主权项 |
一种半导体器件的制造方法,包括以下步骤:(a)提供第一导电类型的衬底,所述衬底含有碳化硅;(b)在所述衬底之上,形成所述第一导电类型的半导体层,所述半导体层含有碳化硅、并且具有沿着所述半导体层的上表面彼此相邻的第一区域和第二区域;(c)在所述第一区域中的所述半导体层的所述上表面,形成与所述第一导电类型不同的第二导电类型的第一半导体区域;并且在所述第二区域中的所述半导体层的所述上表面,形成所述第一导电类型的第二半导体区域;(d)在所述步骤(c)之后,在所述半导体层之上,顺序地形成第一绝缘膜和第一半导体膜,所述第一半导体膜包括与碳化硅相比具有更大的氧化速率的材料;(e)通过使在所述第一区域中的所述第一半导体膜开口,而使所述第一绝缘膜的上表面暴露出来;(f)通过湿法蚀刻方法使从所述第一半导体膜暴露出来的所述第一绝缘膜开口,而使在所述第一区域中的所述第一半导体区域的上表面暴露出来;(g)在所述步骤(f)之后,通过氧化处理,而在所述第一区域中的所述半导体层之上形成栅极绝缘膜,并且通过所述氧化处理,形成第二绝缘膜,所述第二绝缘膜含有所述第一绝缘膜和通过使所述第一半导体膜氧化而形成的膜、并且与所述栅极绝缘膜相比具有更大的膜厚度;以及(h)在所述第二绝缘膜的彼此相对并且具有所述第一区域中介其间的多个部分之间,嵌入并且形成栅极电极。 |
地址 |
日本东京都 |