线程暂停处理器、方法、系统及指令

摘要

本申请公开了线程暂停处理器、方法、系统及指令。一个方面的处理器包括解码单元，用于对来自第一线程的线程暂停指令进行解码。该处理器的后端部与该解码单元耦合。该处理器的后端部用于：响应于该线程暂停指令，暂停对用于执行的第一线程的后续指令的处理。这些后续的指令按程序顺序在该线程暂停指令之后发生。该后端部还用于：响应于该线程暂停指令，保持处理器的后端部的至少多数排空该第一线程中除线程暂停指令之外的指令长达预定的时间段。上述多数可包括多个执行单元和指令队列单元。

主权项

一种处理器，包括：解码单元，用于对来自第一线程的线程暂停指令进行解码；以及所述处理器的后端部，与所述解码单元耦合，所述处理器的所述后端部响应于所述线程暂停指令用于：暂停对用于执行的所述第一线程的后续指令的处理，其中，所述后续指令按程序顺序在所述线程暂停指令之后发生；并且保持所述处理器的所述后端部的至少多数排空所述第一线程中除所述线程暂停指令之外的指令长达预定的时间段，所述处理器的所述后端部的所述至少多数包括多个执行单元和指令队列单元。