一种应用于嵌入式系统的BCH编码装置及其控制方法

摘要

本发明特别涉及一种应用于嵌入式系统的BCH编码装置及其控制方法。该应用于嵌入式系统的BCH编码装置，由AVALON从端口，内部寄存器组，状态机，双口RAM和BCH编码电路模块组成，可以匹配目前流行的嵌入式系统的32位总线，32位并行的完成BCH（4200,4096,8）编码，无需CPU干预。该应用于嵌入式系统的BCH编码装置及其控制方法，只需简单写入数据和指令，后续操作均由状态机执行，无需CPU参与，有效的提高了BCH的计算速率，并且采用32位线宽，采用BCH（4200,4096,8）的码字，有效的匹配了总线的宽度，并且接口设计符合总线规范，可以方便的移植到嵌入式系统中，大大减少开发周期，具有广阔的应用前景。

主权项

一种应用于嵌入式系统的BCH编码装置，其特征在于：由Avalon从端口，内部寄存器组，状态机，双端口RAM和BCH编码电路模块组成，所述Avalon从端口通过标准接口分别连接到与所述内部寄存器组以及双端口RAM，所述状态机分别与所述内部寄存器组和BCH编码电路模块相连接，所述BCH编码电路还连接到与双端口RAM；同时，所述Avalon从端口还连接到Avalon总线，Nios Ⅱ处理器通过Avalon总线连接到Avalon从端口，片上RAM作为Nios II处理器的程序存储空间也连接到Avalon总线。