发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明提供了一种半导体器件,包括:衬底,衬底具有第一半导体材料;第一有源区堆叠,位于衬底之上,包括第二半导体层和其上的第三半导体层,以及空腔,空腔位于第一有源区堆叠的第二半导体层的端部、第三半导体层与衬底之间;第二有源区堆叠,位于衬底之上,包括第二半导体层和其上的第三半导体层;隔离结构,位于第一和第二有源区堆叠两侧的衬底上;第一器件和第二器件,分别位于第一有源区堆叠和第二有源区堆叠之上,第一器件的源漏区位于空腔之上。本发明器件具有低成本、漏电小、功耗低、速度快、工艺较为简单且集成度高的特点,消除了浮体效应和自热效应。空腔处较低的介电常数,使得其可承受较高的电压,易于同传统的器件及工艺集成。 |
申请公布号 |
CN105280697A |
申请公布日期 |
2016.01.27 |
申请号 |
CN201410340426.1 |
申请日期 |
2014.07.16 |
申请人 |
中国科学院微电子研究所 |
发明人 |
李春龙;许静;闫江;陈邦明;王红丽;唐波;唐兆云;徐烨锋;杨萌萌 |
分类号 |
H01L29/78(2006.01)I;H01L29/06(2006.01)I;H01L29/10(2006.01)I;H01L21/336(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
北京维澳专利代理有限公司 11252 |
代理人 |
党丽;逢京喜 |
主权项 |
一种半导体器件,其特征在于,包括:衬底,衬底具有第一半导体材料;第一有源区堆叠,位于衬底之上,包括第二半导体层和其上的第三半导体层,以及空腔,空腔位于第一有源区堆叠的第二半导体层的端部、第三半导体层与衬底之间;第二有源区堆叠,位于衬底之上,包括第二半导体层和其上的第三半导体层;隔离结构,位于第一和第二有源区堆叠两侧的衬底上;第一器件和第二器件,分别位于第一有源区堆叠和第二有源区堆叠之上,第一器件的源漏区位于空腔之上。 |
地址 |
100029 北京市朝阳区北土城西路3号 |