一种DLL输出电路及保证DRAM省电模式退出正常的方法

摘要

本发明涉及一种DLL输出电路及保证DRAM省电模式退出正常的方法，包括接收器、DLL延迟链、输出驱动器、DLL鉴相器、DLL逻辑控制器、延迟控制链、反馈电路，还包括计数器和运算器，计数器的输入端接收触发使能信号和配置参数，所述计数器的输出端连接运算器，所述运算器链接延迟链控制器，所述计数器以配置参数为基数，在触发使能信号的作用下进行计数。本发明解决了现有DLL输出电路在面临电流突变的突发状况下，无法补偿瞬态的电压扰动，出现DRAM内部供电系统不稳定的技术问题，本发明能在DRAM省电模式退出时自动补偿，达到瞬态补偿噪声的效果。

主权项

一种DLL输出电路，包括接收器、DLL延迟链、输出驱动器、DLL鉴相器、DLL逻辑控制器、延迟控制链、反馈电路，所述接收器、DLL延迟链、输出驱动器依次连接，所述DLL鉴相器的一个输入端连接在接收器和DLL延迟链之间，所述DLL鉴相器的另一个输入端通过反馈电路连接在DLL延迟链和输出驱动器之间，所述DLL鉴相器的输出端与DLL逻辑控制器的一端连接，所述DLL逻辑控制器的另一端与延迟控制链的一端，所述延迟控制链的另一端与DLL延迟链连接，其特征在于：还包括计数器和运算器，所述计数器的输入端接收触发使能信号和配置参数，所述计数器的输出端连接运算器，所述运算器链接延迟链控制器，所述计数器以配置参数为基数，在触发使能信号的作用下进行计数。