MEMORY INTERFACE SIGNAL REDUCTION

摘要

몇몇 실시예에서, 제어기는 메모리 가동 핀, 하나 이상의 조합된 메모리 명령/어드레스 신호 핀 및 하나 이상의 조합된 메모리 명령/어드레스 신호 핀의 각각으로서 메모리 가동 핀에 응답하여 메모리 명령 신호 또는 메모리 어드레스 신호를 선택하도록 구성된 선택 회로를 포함한다. 다른 실시예가 설명되고 청구된다.