| 发明名称 |
用于高速低剖面记忆体封装及插脚输出设计的系统及方法 |
| 摘要 |
用于堆叠式半导体记忆体封装之系统及方法。每一封装可包括一积体电路(「IC」)封装基板，该IC封装基板能够经由两个通道将资料传输至堆叠在该封装内之多个记忆体晶粒。每一通道可位于该IC封装基板之一侧上，且来自每一通道之信号可自该等记忆体晶粒之各别侧投送至该等记忆体晶粒。
|
| 申请公布号 |
TWI518912 |
申请公布日期 |
2016.01.21 |
| 申请号 |
TW103101299 |
申请日期 |
2014.01.14 |
| 申请人 |
苹果公司 |
发明人 |
费 安东尼;伯勒 伊凡Ｒ;杨志平;吴忠华 |
| 分类号 |
H01L29/78(2006.01);H01L27/115(2006.01) |
主分类号 |
H01L29/78(2006.01) |
| 代理机构 |
|
代理人 |
陈长文 |
| 主权项 |
一种积体电路(「IC」)封装基板，其包含一触点阵列之一底面，该触点阵列包含复数个资料I/O触点，其中：该复数个资料I/O触点之一第一子集形成配置在该底面之一第一侧上之一第一环形布局；该复数个资料I/O触点之一第二子集形成配置在该底面之一第二侧上之一第二环形布局；且该第一侧与该第二侧关于一中心轴线反射式地对称，其中该触点阵列进一步包含复数个接地(「GND」)触点，其中该复数个GND触点中之仅两个GND触点被该复数个资料I/O触点之该第一子集及该第二子集中之该等资料I/O触点包围。
|
| 地址 |
美国 |
