Höhere Energieeinsparung bei Speicher-Arrays

摘要

Ein Speicher-Array, das aufweist: eine Vielzahl von globalen Bitleitungen, wobei jede Bitleitung mit einer Vielzahl von Speicherzellen verbunden ist; eine Vielzahl von Vorlade-Logikschaltungen, wobei jede Vorlade-Logikschaltung mit einer zugehörigen globalen Bitleitung aus der Vielzahl von globalen Bitleitungen verbunden ist; eine Identifizierungs-Logikschaltung, die mit der Vielzahl von Vorlade-Logikschaltungen verbunden ist, wobei die Identifizierungs-Logikschaltung ein Vorlade-Freigabesignal bereitstellt, das ermöglicht, dass eine Teilmenge aus der Vielzahl von Vorlade-Logikschaltungen ihre zugehörige Teilmenge aus der Vielzahl von globalen Bitleitungen auf einen Spannungspegel einer Spannungsquelle vorlädt und wobei die Identifizierungs-Logikschaltung das Vorlade-Freigabesignal zu der Teilmenge aus der Vielzahl von Vorlade-Logikschaltungen bei jedem Taktzyklus sendet, wodurch sich der Energieverbrauch des Speicher-Array verringert; ein NAND-Gatter zwischen der Identifizierungs-Logikschaltung und jeder aus der Vielzahl von Vorlade-Logikschaltungen, wobei ein erster Eingang des NAND-Gatters über einen ersten Zwischenspeicher (latching mechanism) mit der Identifizierungs-Logikschaltung verbunden ist, ein zweiter Eingang des NAND-Gatters mit einem lokalen Taktsignal verbunden ist und ein Ausgang des NAND-Gatters mit jeder Vorlade-Logikschaltung verbunden ist, wobei der erste Zwischenspeicher, wenn er bei der Identifizierungs-Logikschaltung aktiviert ist, das Vorlade-Freigabesignal an das NAND-Gatter bereitstellt, wobei der erste Zwischenspeicher eine Vorlade-Unterdrückung für die Vielzahl der Speicherzellen bereitstellt; und ein NOR-Gatter, das zwischen jede globale Bitleitung ...