发明名称 STACKED-CHIP IMAGING SYSTEMS
摘要 촬상 시스템은 적층 칩 영상 센서를 구비할 수 있다. 적층 칩 영상 센서는 영상 화소의 어레이, 아날로그 제어 회로 및 기억 및 처리 회로를 포함하는 수직 칩 적층을 포함할 수 있다. 영상 화소의 어레이, 아날로그 제어 회로, 및 기억 및 처리 회로는 별도의 적층된 반도체 기판 상에 형성될 수 있거나 또는 공통 반도체 기판 상의 수직 적층에 형성될 수 있다. 영상 화소 어레이는 수직 금속 상호연결부를 사용하여 제어 회로에 커플링될 수 있다. 제어 회로는 화소 제어 신호를 라우트하고 수직 금속 상호연결부를 통해 영상 데이터 신호를 판독할 수 있다. 제어 회로는 제어 회로와 기억 및 처리 회로 사이에 커플링된 부가적인 수직 도전성 상호연결부를 통해 디지털 영상 데이터를 기억 및 처리 회로에 제공할 수 있다. 기억 및 처리 회로는 디지털 영상 데이터를 기억 및/또는 처리하도록 구성될 수 있다.
申请公布号 KR101587390(B1) 申请公布日期 2016.01.21
申请号 KR20157008554 申请日期 2012.04.27
申请人 앱티나 이미징 코포레이션 发明人 솔루스빅, 요하네스;베일스, 팀
分类号 H01L27/146;H04N5/369;H04N5/3745 主分类号 H01L27/146
代理机构 代理人
主权项
地址