| 发明名称 | 提高输入时钟占空比免疫力的电路、DRAM存储器及方法 | ||
| 摘要 | 本发明涉及提高输入时钟占空比免疫力的电路、DRAM存储器及方法，包括增加占空比电路、减小占空比电路以及判断电路，增加占空比电路用于对所需时钟Clk_G进行占空比增加处理，得到增加占空比时钟Clk_G+；所述减小占空比电路用于对所需时钟Clk_G进行占空比减小处理，得到减小占空比时钟Clk_G-；判断电路用于判断所需时钟Clk_G、增加占空比时钟Clk_G+、减小占空比时钟Clk_G-是否有丢失，并根据判断结果调节输入时钟接收器。本发明解决了现有的时钟路径存在时钟丢失或控制电路功能异常的技术问题，本发明能够极大的提高对输入时钟占空比的免疫力。 | ||
| 申请公布号 | CN105261389A | 申请公布日期 | 2016.01.20 |
| 申请号 | CN201510785063.7 | 申请日期 | 2015.11.16 |
| 申请人 | 西安华芯半导体有限公司 | 发明人 | 亚历山大 |
| 分类号 | G11C11/4063(2006.01)I;H03K3/017(2006.01)I | 主分类号 | G11C11/4063(2006.01)I |
| 代理机构 | 西安智邦专利商标代理有限公司 61211 | 代理人 | 张倩 |
| 主权项 | 提高输入时钟占空比免疫力的电路，其特征在于：包括增加占空比电路、减小占空比电路以及判断电路，所述增加占空比电路用于对所需时钟Clk_G进行占空比增加处理，得到增加占空比时钟Clk_G+；所述减小占空比电路用于对所需时钟Clk_G进行占空比减小处理，得到减小占空比时钟Clk_G‑；所述判断电路用于判断所需时钟Clk_G、增加占空比时钟Clk_G+、减小占空比时钟Clk_G‑是否有丢失，并根据判断结果调节输入时钟接收器。 | ||
| 地址 | 710055 陕西省西安市高新6路38号腾飞创新中心A座4层 | ||