针对地址/控制信号使用双倍数据速率方案的具有减少的接口引脚需要的双通道存储器架构

摘要

本发明涉及针对地址/控制信号使用双倍数据速率方案的具有减少的接口引脚需要的双通道存储器架构。本发明呈现用于具有减少的接口引脚需要的双通道存储器架构的设备和方法。一个存储器架构包含：存储器控制器；第一存储器装置，其通过共享的地址总线和第一时钟信号而耦合到所述存储器控制器；以及第二存储器装置，其通过所述共享的地址总线和第二时钟信号而耦合到所述存储器控制器，其中所述第二时钟信号的极性与所述第一时钟信号相反。本发明呈现一种执行数据交易的方法。所述方法包含：经由共享的地址总线将寻址信号提供到第一存储器装置和第二存储器装置；将极性相反的时钟信号提供到所述存储器装置，其中从共同时钟信号导出所述时钟信号；以及基于所述时钟信号以交替方式经由单独的窄数据总线将数据传送到所述存储器装置。

主权项

一种存储器架构，其包括：存储器控制器；第一存储器装置，其通过共享的控制总线和第一时钟信号而耦合到所述存储器控制器；以及第二存储器装置，其通过所述共享的控制总线和第二时钟信号而耦合到所述存储器控制器，其中所述第二时钟信号的极性与所述第一时钟信号的极性相反，且其中所述共享的控制总线经配置以在所述第一时钟信号的上升时钟变换上将所述控制信号提供到所述第一存储器装置，且在所述第二时钟信号的上升时钟变换上将所述控制信号提供到所述第二存储器装置。