发明名称 | 可修复的多层存储器芯片堆迭及其修复方法 | ||
摘要 | 一种可修复的多层存储器芯片堆迭及其方法。所述芯片堆迭的每一个存储器芯片各自包括控制单元、解码单元、存储器阵列模块以及由至少一冗余修复元件组成的冗余修复单元。解码单元从地址总线接收存储器地址,而对应输出解码地址。存储器阵列模块依据控制单元的启动信号来决定是否允许数据总线存取存储器阵列模块中该解码地址所对应的数据。冗余修复元件包括有效栏位、芯片识别栏位、失效地址栏位以及冗余存储器。当有效栏位为有效状态,且芯片识别栏位的值吻合该识别码,以及失效地址栏位的值吻合该解码地址时,则该冗余存储器被耦接至数据总线。 | ||
申请公布号 | CN103177771B | 申请公布日期 | 2016.01.20 |
申请号 | CN201210323530.0 | 申请日期 | 2012.09.04 |
申请人 | 财团法人工业技术研究院 | 发明人 | 吴明学;罗崑崙;陈振岸;陈宜文 |
分类号 | G11C29/44(2006.01)I | 主分类号 | G11C29/44(2006.01)I |
代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 陈小雯 |
主权项 | 一种可修复的多层存储器芯片堆迭,其特征在于该多层存储器芯片堆迭包括:多个存储器芯片,这些存储器芯片耦接至地址总线与数据总线,每一存储器芯片各自包括:控制单元,接收识别码而对应产生启动信号;解码单元,耦接至该地址总线以接收存储器地址,以及产生解码地址与解码冗余地址;存储器阵列模块,耦接至该解码单元以接收该解码地址,以及耦接至该控制单元以接收该启动信号,其中该存储器阵列模块依据该启动信号与该解码地址来决定是否允许该数据总线存取该存储器阵列模块中该存储器地址所对应的数据;以及冗余修复单元,耦接该解码单元,其中该冗余修复单元包括至少一组冗余修复元件,每一组冗余修复元件各自包括一个有效栏位、一个芯片识别栏位、一个失效地址栏位以及一个冗余存储器;当在该冗余修复单元中的其中一组冗余修复元件的有效栏位的值为有效状态,且该冗余修复元件的芯片识别栏位的值吻合该识别码,以及该冗余修复元件的失效地址栏位的值吻合该存储器地址时,则在该冗余修复单元中该冗余修复元件的冗余存储器被耦接至数据总线。 | ||
地址 | 中国台湾新竹县 |