发明名称 |
半导体器件及其制造方法 |
摘要 |
本发明公开了一种半导体器件及其制造方法,在使用了SOI衬底的半导体器件中,降低天线效应对策用虚设填充单元的栅极漏电流,并且抑制天线效应。通过使天线效应对策用虚设填充单元(DT)的栅极绝缘膜(GID)的厚度比SOI晶体管(CT)的栅极绝缘膜(GIC)的厚度厚,来减小天线效应对策用虚设填充单元(DT)的栅极漏电流。并且,通过使天线效应对策用虚设填充单元(DT)的栅极面积(栅极长×栅极宽)比SOI晶体管(CT)的栅极面积(栅极长×栅极宽)大,来使天线效应对策用虚设填充单元(DT)的栅极电容与SOI晶体管(CT)的栅极电容大致相同,从而抑制天线效应。 |
申请公布号 |
CN105261648A |
申请公布日期 |
2016.01.20 |
申请号 |
CN201510395071.0 |
申请日期 |
2015.07.07 |
申请人 |
瑞萨电子株式会社 |
发明人 |
槙山秀树 |
分类号 |
H01L29/78(2006.01)I;H01L29/423(2006.01)I |
主分类号 |
H01L29/78(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
陈伟;王娟娟 |
主权项 |
一种半导体器件,具有:SOI衬底,其具有半导体衬底、所述半导体衬底上的绝缘膜、以及所述绝缘膜上的半导体层;第1场效应晶体管,其形成于所述SOI衬底的第1区域;虚设填充单元,其形成于所述SOI衬底的与所述第1区域不同的第2区域;以及层间绝缘膜,其以覆盖所述第1场效应晶体管以及所述虚设填充单元的方式形成于所述SOI衬底上,所述半导体器件的特征在于,所述第1场效应晶体管具有形成于所述半导体层上的第1栅极绝缘膜和形成于所述第1栅极绝缘膜上的第1栅电极,所述虚设填充单元具有形成于所述半导体层上的第2栅极绝缘膜和形成于所述第2栅极绝缘膜上的第2栅电极,所述第1场效应晶体管的所述第1栅电极与所述虚设填充单元的所述第2栅电极经由形成于所述层间绝缘膜上的布线电连接,所述虚设填充单元的所述第2栅极绝缘膜的厚度比所述第1场效应晶体管的所述第1栅极绝缘膜的厚度厚,所述虚设填充单元的栅极电容与所述第1场效应晶体管的栅极电容相同。 |
地址 |
日本东京都 |