发明名称 一种1553B总线与RS485总线的通信转接系统及控制方法
摘要 本发明涉及一种1553B总线与RS485总线通信转接系统及方法,所述的系统用于传递处理1553B总线终端设备与RS485终端设备之间的数据,其特征在于,所述系统包含依次串联连接的:1553B变压器、1553B收发器、FPGA控制单元、RS485收发器,所述1553B变压器与1553B总线相连,所述RS485收发器与RS485总线相连;所述FPGA控制单元,用作通信转接板的控制单元,实现1553B总线与RS485总线上的信息交换和通信控制的逻辑;所述1553B收发器,用于发送和接收1553B总线上的信息;所述1553B变压器,用于作为1553B总线上的耦合器实现变压器耦合方式;所述RS485收发器用于发送和接收RS485总线上的信息。本发明实现1553B总线与RS485总线之间的信息交换和通信控制,适用于航空航天中具有1553B通讯的地检设备。
申请公布号 CN103218339B 申请公布日期 2016.01.20
申请号 CN201310146160.2 申请日期 2013.04.24
申请人 中国科学院空间科学与应用研究中心 发明人 周莉;安军社
分类号 G06F13/40(2006.01)I 主分类号 G06F13/40(2006.01)I
代理机构 北京法思腾知识产权代理有限公司 11318 代理人 杨小蓉;杨林
主权项 一种1553B总线与RS485总线的通信转接系统,该系统用于传递处理1553B总线终端设备与RS485终端设备之间的数据,其特征在于,所述系统包含依次串联连接的:1553B变压器、1553B收发器、FPGA控制单元、RS485收发器,所述1553B变压器与1553B总线相连,所述RS485收发器与RS485总线相连;所述FPGA控制单元,用作通信转接系统的控制单元,实现1553B总线与RS485总线上的信息交换和通信控制的逻辑;所述1553B收发器,用于发送和接收1553B总线上的信息;所述1553B变压器,用于在1553B总线上实现变压器耦合方式;所述RS485收发器用于发送和接收RS485总线上的信息;其中,所述FPGA控制单元进一步包含:第一检测模块,用于对1553B总线上有效信息进行检测;对1553B总线上有效信息的检测逻辑即是对1553B收发器的两个接收输出进行异或,结果为1表明1553B总线上信息有效,进入向RS485总线转发信息的状态机;第一转发模块,用于向RS485总线转发第一检测模块检测得到的1553B总线上的有效信息;向RS485总线转发1553B总线上有效信息的控制逻辑,通过FPGA中向RS485总线转发信息的状态机实现,包括三个逻辑状态,空闲、使能和判断状态;空闲状态等待1553B总线上信号有效,若有效,进入使能状态;使能状态将1553B总线上的逻辑状态转发到RS485总线上,控制RS485收发器接收禁止和发送使能,通过计数判断一个1553B消息字是否结束,并判断是否为干扰信号;如果使能状态检测接收的信号为干扰信号,则返回到空闲状态;如果使能状态通过计数得知一个1553B消息字传输结束,则进入到判断状态;判断状态判断有效消息是否结束,如果检测到总线上的信号;仍然有效,则进入使能状态,否则进入空闲状态,等待新的有效信号;第二检测模块,用于对RS485总线上的有效信息进行检测;对RS485总线上的有效信息的检测逻辑,通过检测RS485收发器的接收输出的状态;检测到有效低电平时表明RS485总线上有信息传输,进入向1553B总线转发信息的状态机;第二转发模块,用于向1553B总线转发第二检测模块检测得到的RS485总线上的有效信息;向1553B总线转发RS485总线上有效信息的控制逻辑,通过FPGA向1553B总线转发信息的状态机实现,包括三个逻辑状态,空闲、使能和判断状态;空闲状态等待RS485总线上信号有效,若有效,进入使能状态;使能状态将RS485总线上的逻辑状态转发到1553B总线上,控制1553B收发器接收禁止和发送使能,通过计数判断一个1553B消息字是否结束;如果使能状态通过计数得知一个1553B消息字传输结束,则进入到判断状态;判断状态判断有效消息是否结束,如果检测到RS485总线上的信号仍然有效,则进入使能状态,否则进入空闲状态,等待新的有效信号。
地址 100190 北京市海淀区中关村南二条1号