发明名称 串行检测集成电路中RAM生产缺陷的方法
摘要 本发明公开了一种串行检测集成电路中RAM生产缺陷的方法,依据本发明,实现基于前一测试步骤RAM当前地址状态的用于后一步骤的测试,不必每次测试仅测试一个测试点,从而不必针对每个RAM重新设定而重复使用测试方法,效率大大提高。
申请公布号 CN103383864B 申请公布日期 2016.01.20
申请号 CN201210581966.X 申请日期 2012.12.28
申请人 山东华芯半导体有限公司 发明人 赵阳;张洪柳;孙晓宁;刘大铕;王运哲;刘守浩
分类号 G11C29/04(2006.01)I 主分类号 G11C29/04(2006.01)I
代理机构 济南泉城专利商标事务所 37218 代理人 丁修亭
主权项 一种串行检测集成电路中RAM生产缺陷的方法,其特征在于,串行测试一个芯片上选定的同类型的多个RAM,该方法包括以下步骤:1)对当前RAM所有地址各位写入0;在以下的步骤中以地址为操作对象,且此后各步骤在当前地址完成当前步骤的测试后进入下一地址的测试,直到遍历整个RAM后进入下一个步骤的测试,当前RAM完成预定的所有测试步骤后进入下一RAM的测试,直至完成当前芯片上选定的所有RAM的测试:2)读取当前RAM当前地址存放的值,若含有1的位,则终止检测,报错;若全是0位,则对该地址各位写入1,然后读取该地址存放的值,若含有0的位,则终止检测,报错;若全是1位,则对该地址各位写入0,然后读取该地址存放的值,若含有1的位,则终止检测,报错;若全是0位,则对该地址各位写入1;3)读取当前RAM当前地址存放的值,若含有0的位,则终止检测,报错;若全是1位,则对该地址各位写入0,读取该地址存放的值,若含有1的位,则终止检测,报错;若全是0位,则对该地址各位写入1;步骤1)到步骤3)对RAM的操作顺序均是从低地址到高地址;在步骤3)后还包括从RAM高地址到低地址操作的如下步骤:4)读RAM当前地址存放的值,若含有0的位,则终止检测,报错;若全是1位,则对该地址各位写入0;5)读RAM当前地址存放的值,若含有1的位,则终止检测,报错;若全是0位,则对该地址各位写入1;然后读该地址存放的值,若含有0的位,则终止检测,报错;若全是1位,则对该地址各位写入0,再将按照1、0的序列组成的数据写入该地址,读该地址,判断CFst的<1 | 1>缺陷,若存在该缺陷,报错,否则,将按照0、1的序列组成的数据写入该地址,然后顺序读该地址,判断CFst的<0 | 0>缺陷,若存在该缺陷,报错,否则,完成该地址测试。
地址 250101 山东省济南市历下区(高新区)新泺大街1768号齐鲁软件园大厦B座二层