发明名称 铜箔、附有载体的铜箔、覆铜积层体、印刷配线板、半导体封装用电路形成基板、半导体封装、电子机器、树脂衬底、电路的形成方法、半加成法、印刷配线板的制造方法
摘要 本发明提供一种用于半加成法的铜箔,当铜箔积层于树脂衬底并进行整面蚀刻时,转印有铜箔表面轮廓的树脂衬底的蚀刻面与镀敷膜层的结合力变得良好。本发明的铜箔依序具备铜箔主体层、粗化处理层、及含有铬的防锈处理层,在将上述铜箔自具有上述粗化处理层的面侧积层于树脂衬底上,并使用蚀刻液对上述铜箔进行整面蚀刻的情形中,将通过XPS对上述整面蚀刻后的上述树脂衬底的蚀刻面进行表面分析时的Cr、Zn、C、O、Si的重量浓度(wt%)分别设为A、B、C、D、E时,Cr含量比率(%)[=A/(A+B+C+D+E)×100]为0.1~10%。
申请公布号 CN105264123A 申请公布日期 2016.01.20
申请号 CN201480030858.0 申请日期 2014.05.29
申请人 JX日矿日石金属株式会社 发明人 石井雅史
分类号 C25D7/06(2006.01)I;C25D5/10(2006.01)I;H05K1/09(2006.01)I;H05K3/38(2006.01)I 主分类号 C25D7/06(2006.01)I
代理机构 北京戈程知识产权代理有限公司 11314 代理人 程伟;王锦阳
主权项 一种铜箔,其依序具备铜箔主体层、粗化处理层、及含有铬的防锈处理层,在将所述铜箔自具有所述粗化处理层的面侧积层于树脂衬底上,并使用蚀刻液对所述铜箔进行整面蚀刻的情况下,将通过XPS对所述整面蚀刻后的所述树脂衬底的蚀刻面进行表面分析时的Cr、Zn、C、O、Si的重量浓度(wt%)分别设为A、B、C、D、E时,Cr含量比率(%)[=A/(A+B+C+D+E)×100]为0.1~10%。
地址 日本东京都