发明名称 |
CMOS集成电路和放大电路 |
摘要 |
本文提供了一种能够在LNA电路形成于SOI基板上或采用体CMOS工艺形成LNA电路的情况下,避免NF特性的劣化并且实现高线性度的CMOS集成电路和放大电路。该CMOS集成电路包括:场效应晶体管,具有连接至信号输入端子的栅电极、连接至电源端子的漏电极以及连接至接地端子的源电极,其中,场效应晶体管形成于SOI基板上,且体电位和低于源电位的电位之间的连接是通过电阻元件形成的。通过采用这种CMOS集成电路可避免NF特性劣化并实现高线性度。 |
申请公布号 |
CN103138746B |
申请公布日期 |
2016.01.20 |
申请号 |
CN201210357208.X |
申请日期 |
2012.09.21 |
申请人 |
三星电机株式会社 |
发明人 |
村上忠正 |
分类号 |
H03K19/0948(2006.01)I;H03F3/16(2006.01)I;H01L29/78(2006.01)I;H01L27/092(2006.01)I |
主分类号 |
H03K19/0948(2006.01)I |
代理机构 |
北京康信知识产权代理有限责任公司 11240 |
代理人 |
余刚;吴孟秋 |
主权项 |
一种互补型金属氧化物半导体CMOS集成电路,包括:场效应晶体管,所述场效应晶体管具有连接至信号输入端子的栅电极、连接至电源端子的漏电极以及连接至接地端子的源电极,所述场效应晶体管形成于绝缘体上硅基板上,并且体电位与低于源电位的电位之间的连接是通过电阻元件来形成的,其中,所述电阻元件的电阻值是满足以下式子1的R值的10倍,<maths num="0001" id="cmaths0001"><math><![CDATA[<mrow><mi>R</mi><mo>=</mo><mfrac><mn>1</mn><mrow><msub><mi>ωC</mi><mrow><mi>g</mi><mi>b</mi></mrow></msub></mrow></mfrac><mo>=</mo><mfrac><mn>1</mn><mrow><mn>2</mn><msub><mi>πfC</mi><mrow><mi>g</mi><mi>b</mi></mrow></msub></mrow></mfrac></mrow>]]></math><img file="FDA0000783864280000011.GIF" wi="425" he="156" /></maths> [式子1]其中,C<sub>gb</sub>为栅‑体寄生电容,ω为输入至所述场效应晶体管的信号的角频率。 |
地址 |
韩国京畿道 |