用于集成电路中的存储器接口的占空比校正电路

摘要

用于校正集成电路(IC)中的占空比失真的电路和方法。该IC包括耦合以接收时钟信号的分离器电路。该时钟信号被分离为两个不同的时钟信号。一个时钟信号是另一个的反相版本。延迟电路耦合到每个时钟信号。每个延迟电路生成相对应时钟信号的延迟版本。校正器电路被耦合以接收时钟信号的两个延迟版本。该校正器电路生成具有经校正占空比的时钟输出信号。

主权项

一种集成电路IC，包括：分离器电路，其被耦合以接收第一时钟信号，其中所述分离器电路基于所述第一时钟信号生成第二时钟信号和第三时钟信号；第一延迟电路，其被耦合以接收所述第二时钟信号，其中所述第一延迟电路生成所述第二时钟信号的延迟版本；第二延迟电路，其被耦合以接收所述第三时钟信号，其中所述第二延迟电路生成所述第三时钟信号的延迟版本；校正器电路，其被耦合以接收所述第二时钟信号和所述第三时钟信号的延迟版本，其中所述校正器电路生成具有相对于所述第一时钟信号而修改的占空比的时钟输出信号；第一选择器电路，其被耦合以从多个所述校正器电路中的每一个接收所述时钟输出信号，其中所述第一选择器电路选择并输出来自多个所述校正器电路之一的第一校正时钟输出信号；和第二选择器电路，其被耦合以从多个所述校正器电路中的每一个接收所述时钟输出信号，其中所述第二选择器电路选择并输出来自多个所述校正器电路中的另一个的第二校正时钟输出信号。