半导体存储装置

摘要

一种减低施加于存储器阵列上的字元线的电场，并减低晶片面积的快闪存储器100，包括：存储器阵列110；字元线解码器120，配置于存储器阵列110的列方向端部，根据位址信号选择存储器阵列内的特定存储器块，并将选择信号输出给被选择的存储器块；以及字元线驱动电路130，包括开关电路，配置于存储器阵列110A与110B之间，根据选择信号切换对记忆胞的操作电压的供给；以及升压电路，升压选择信号。字元线解码器120具有传送选择信号的配线WR(i)，配线WR(i)连接至字元线驱动电路130的开关电路。

主权项

一种半导体存储装置，其特征在于，所述的半导体存储装置包括：存储器阵列，由复数单元组配置而成，所述的单元组系电性可改写的记忆胞串联而成；字元线解码器，根据位址信号选择存储器阵列内特定的存储器块，输出选择信号给被选择的存储器块；以及字元线驱动电路，包括根据所述的选择信号切换对记忆胞供给操作电压的开关电路，以及升压所述的选择信号的升压电路；其中所述的开关电路包括因应所述的操作电压而将所述的选择信号自我升压的晶体管；所述的存储器阵列于列方向上分割为2，所述的字元线驱动电路配置于列方向上分割的存储器阵列之间，所述的字元线解码器配置于所述的存储器阵列的列方向上的端部，所述的字元线解码器包括传送所述的选择信号的配线层，所述的配线层由所述的字元线解码器延伸至所述的字元线驱动电路，在列方向上横跨所述的存储器阵列的一者，而所述的字元线驱动电路将字元线由延伸至各自的存储器阵列上。