发明名称 |
基于数据总线的ECC纠错方法及系统 |
摘要 |
本申请公开了一种基于数据总线的ECC纠错方法及系统,该系统包括一ECC桥接器,所述ECC桥接器包括与总线Master连接的总线Master接口以及与Slave连接的Slave接口,所述ECC桥接器中还包括ECC校验码生成电路、ECC校验电路以及ECC纠错电路。本发明通过将总线Master对小于ECC基本保护单元的访问需求自动处理成符合ECC基本保护单元位宽要求的访问,有效地控制了Slave IP内存的增加。 |
申请公布号 |
CN102831028B |
申请公布日期 |
2016.01.20 |
申请号 |
CN201210329967.5 |
申请日期 |
2012.09.07 |
申请人 |
苏州国芯科技有限公司 |
发明人 |
郑茳;肖佐楠;匡启和;竺际隆;张艳丽 |
分类号 |
G06F11/10(2006.01)I |
主分类号 |
G06F11/10(2006.01)I |
代理机构 |
北京集佳知识产权代理有限公司 11227 |
代理人 |
常亮 |
主权项 |
一种基于数据总线的ECC纠错方法,其特征在于,所述方法包括以下步骤:S1、ECC桥接器判断数据总线Master发出的操作命令数据的种类,若为写操作,则执行步骤S2;S2、判断操作命令数据是否小于ECC基本保护单元的大小,若是,执行步骤S3,若否,执行步骤S4;S3、进入总线读状态,向Slave发出一个ECC基本保护单元的读要求,ECC桥接器中的ECC校验码生成电路生成SECDED纠错编码并通过ECC校验电路进行校验,若校验无错误,合并操作命令数据并写入Slave中;若校验有错误,ECC桥接器中的ECC纠错电路进行纠错,如ECC纠错成功,合并纠错后的操作命令数据并写入Slave中,如ECC纠错失败,向总线Master发出访问出错信号;S4、进入总线写状态,写总线通过ECC校验码生成电路生成SECDED纠错编码,并和原数据合并后传递给指定Slave;其中,所述ECC基本保护单元的有效数据位数为2<sup>n</sup>位,其中n为大于或等于4的整数,所述ECC校验码生成电路生成SECDED纠错编码检验位数为n+2,总线Master接口的位宽为2<sup>n</sup>位,Slave接口的位宽为2<sup>n</sup>+(n+2)位。 |
地址 |
215011 江苏省苏州市高新区竹园路209号3号楼2301 |