| 主权项 |
一种半导体存储器装置，包括：存储器单元阵列；输出驱动器，所述输出驱动器具有伪开漏结构且被配置为：以去加重模式输出从存储器单元阵列检索的读取数据；以及控制逻辑，所述控制逻辑被配置为：响应于所接收的读取命令来控制输出驱动器并激活去加重模式，其中，所述控制逻辑仅在输出时段期间激活所述去加重模式，在所述输出时段中由所述去加重模式下的所述输出驱动器输出所述读取数据，其中，所述输出驱动器包括芯片外驱动器电路，所述芯片外驱动器电路被配置为：不论所述去加重模式的激活/去激活都稳定地保持终端阻抗，并且所述芯片外驱动器电路包括：主芯片外驱动器块，所述主芯片外驱动器块被配置为：在所述去加重模式被去激活时，为输出端子提供基准阻抗；以及去加重芯片外驱动器块，所述去加重芯片外驱动器块被配置为：在激活所述去加重模式时，将所述输出端子的终端阻抗调节为基准阻抗，所述半导体存储器装置还包括：控制代码生成器，所述控制代码生成器被配置为：将第一控制代码提供至所述主芯片外驱动器块，并将第二控制代码提供至所述去加重芯片外驱动器块，使得将所述输出端子的终端阻抗保持在所述基准阻抗处，其中，在所述去加重模式期间，所述控制代码生成器将所述第二控制代码提供至所述去加重芯片外驱动器块，且将第三控制代码提供至所述主芯片外驱动器块，通过从所述第一控制代码中减去所述第二控制代码而产生所述第三控制代码。 |
