减轻记忆效应之分离式运算放大器共享技术电路

摘要

减轻记忆效应之分离式运算放大器共享技术电路，可大幅度减轻记忆效应造成之谐波失真之情形，亦能将一个运算放大器扩展至三个电路区块之间共享，使得运算放大器所消耗之功率能更有效地被利用。本发明所提出之技术系运算放大器可藉由差动操作及电荷重新分配之机制于不同之时脉相位以有效地抑制记忆效应。此发明可应用于以运算放大器为基础之多种单一取样或双重取样之切换电容电路以实现离散时间系统，例如：管线式类比数位转换器、三角积分调变器及切换电容式滤波器等。此外，与现有技术相比，本发明不仅再进一步节省功率消耗、并大幅减轻运算放大器共享时所产生之记忆效应，且晶片之面积更可进一步降低，使得晶片之实现成本亦小于现有技术。

主权项

一种减轻记忆效应之分离式运算放大器共享技术电路，系包括：一三级取样保持单元，包含第一、第二及第三级取样保持电路，用以分别输入三种不同频率之差动输入讯号，且各级取样保持电路各包含两组取样电容；以及一运算放大单元，系与该三级取样保持单元电性相连，其整体可为一运算放大器，或一分为二配置成第一运算放大器及第二运算放大器，该第一运算放大器具有二第一放大器输入开关与二第一放大器输出开关，而该第二运算放大器具有二第二放大器输入开关与二第二放大器输出开关；藉此，在双操作时脉相位之系统中，当第一时脉相位讯号Φ1
为高电位时，该第一级取样保持电路系将其差动输入讯号取样在其两组取样电容上，同时该运算放大器被分离为该第一、二运算放大器以同时完成该第二、三级取样保持电路之讯号保持动作；而当第二时脉相位讯号Φ2
为高电位时，该第二级取样保持电路系将其差动输入讯号取样在其两组取样电容上，以及该第三级取样保持电路系将其差动输入讯号取样在其两组取样电容上，同时该第一、二运算放大器合并为该运算放大器以完成该第一级取样保持电路之讯号保持动作。