发明名称 半导体装置及其制造方法
摘要 明之目的系于使用SOI基板之半导体装置中,降低天线效应对策用虚设填充单元之闸极漏电流,且抑制天线效应。
申请公布号 TW201603267 申请公布日期 2016.01.16
申请号 TW104117671 申请日期 2015.06.01
申请人 瑞萨电子股份有限公司 发明人 槙山秀树
分类号 H01L29/40(2006.01);H01L29/786(2006.01);H01L21/76(2006.01) 主分类号 H01L29/40(2006.01)
代理机构 代理人 陈长文
主权项 一种半导体装置,其包含:SOI基板,其具有半导体基板、上述半导体基板上之绝缘膜、及上述绝缘膜上之半导体层;第1场效电晶体,其形成于上述SOI基板之第1区域;虚设填充单元,其形成于上述SOI基板之与上述第1区域不同之第2区域;层间绝缘膜,其系以覆盖上述第1场效电晶体及上述虚设填充单元之方式,形成于上述SOI基板上;且上述第1场效电晶体具有:第1闸极绝缘膜,其形成于上述半导体层上;及第1闸极电极,其形成于上述第1闸极绝缘膜上;上述虚设填充单元具有:第2闸极绝缘膜,其形成于上述半导体层上;及第2闸极电极,其形成于上述第2闸极绝缘膜上;上述第1场效电晶体之上述第1闸极电极与上述虚设填充单元之上述第2闸极电极系经由形成于上述层间绝缘膜上之配线而电性连接;上述虚设填充单元之上述第2闸极绝缘膜之厚度厚于上述第1场效电晶体之上述第1闸极绝缘膜之厚度;且上述虚设填充单元之闸极电容与上述第1场效电晶体之闸极电容相同。
地址 日本