发明名称 配线基板的制造方法
摘要 明提供一种配线基板的制造方法,系包含:在上表面形成有下层的配线导体之下层的绝缘层形成上层的绝缘层的步骤;在前述上层的绝缘层上形成通孔的步骤;在前述通孔内及前述上层的绝缘层上表面,被覆第1基底金属层的步骤;在前述第1基底金属层上,形成第1镀覆阻剂层的步骤;被覆至少完全填充前述通孔的第1电解镀覆层的步骤;形成通孔导体的步骤;被覆第2基底金属层的步骤;在前述第2基底金属层上形成第2镀覆阻剂层的步骤;被覆第2电解镀覆层的步骤;及形成配线图案的步骤。
申请公布号 TW201603671 申请公布日期 2016.01.16
申请号 TW104116769 申请日期 2015.05.26
申请人 京瓷电路科技股份有限公司 发明人 大隅孝一;冈一喜
分类号 H05K3/10(2006.01) 主分类号 H05K3/10(2006.01)
代理机构 代理人 洪武雄;陈昭诚
主权项 一种配线基板的制造方法,系包含:在上表面形成有下层的配线导体之下层的绝缘层,形成上层的绝缘层以覆盖该下层的配线导体的步骤;在前述上层的绝缘层形成将前述下层的配线导体作为底面的通孔的步骤;在前述通孔内及前述上层的绝缘层上表面,被覆第1基底金属层的步骤;在前述第1基底金属层上,形成具有使前述通孔上及其周边露出的第1开口图案的第1镀覆阻剂层的步骤;在前述第1开口图案内,被覆至少完全填充前述通孔的第1电解镀覆层的步骤;去除前述第1镀覆阻剂层,并且进行处理以使前述第1电解镀覆层的表面从前述上层的绝缘层的表面凹陷0至15μm,来形成由前述第1基底金属层及前述第1电解镀覆层构成的通孔导体的步骤;在前述通孔导体的表面及前述上层的绝缘层的露出表面被覆第2基底金属层的步骤;在前述第2基底金属层上,形成第2镀覆阻剂层的步骤,该第2镀覆阻剂层具有在前述通孔上穿过并且宽度比该通孔窄的第2开口图案;在前述第2开口图案内,被覆第2电解镀覆层的步 骤;以及去除前述第2镀覆阻剂层,并且蚀刻去除从前述第2电解镀覆层露出的前述第2基底金属层,来形成由前述第2基底金属层及前述第2电解镀覆层所构成的上层的配线导体的步骤。
地址 日本