| 摘要 |
플립-플롭 회로는 제 1 래치 및 제 2 래치를 포함할 수 있다. "마스터" 래치로서 동작할 수 있는 제 1 래치는 데이터 신호를 수신하기 위한 제 1 입력 단자, 클록 신호를 수신하기 위한 제 2 입력 단자 및 출력 단자를 포함한다. "슬래이브" 래치로서 동작할 수 있는 제 2 래치는 제 1 래치의 출력 단자에 직접 연결되는 제 1 입력 단자, 상기 클록 신호를 수신하기 위한 제 2 입력 단자, 및 출력 신호를 제공하기 위한 출력 단자를 포함한다. 제 1 래치 및 제 2 래치는 클록 신호의 동일한 위상 상에서 클로킹될 것이고, 그에 의해, 상보적 클록 신호들을 생성하는 클록 반전 회로들을 포함할 필요성을 제거한다. |
