发明名称 |
非易失性存储器中的数据高速缓存 |
摘要 |
方法、系统和装置,包括编码在计算机存储介质上的计算机程序,可以执行数据高速缓存。在一些实现中,方法和系统包括接收包含逻辑地址的信息、在非易失性存储器结构中分配物理页面、将逻辑地址映射到物理页面的物理地址、以及基于物理地址而向非易失性存储器结构写入数据以便高速缓存关联于逻辑地址的信息。逻辑地址可以包括数据存储设备的标识符和逻辑页面编号。 |
申请公布号 |
CN102576333B |
申请公布日期 |
2016.01.13 |
申请号 |
CN201080044714.2 |
申请日期 |
2010.10.05 |
申请人 |
马维尔国际贸易有限公司 |
发明人 |
S·S·迪什卡尔;S·卡玛卡;A·普鲁希;R·K·乔里 |
分类号 |
G06F12/02(2006.01)I;G06F12/08(2006.01)I |
主分类号 |
G06F12/02(2006.01)I |
代理机构 |
北京市金杜律师事务所 11256 |
代理人 |
酆迅 |
主权项 |
一种用于数据高速缓存的装置,包括快闪存储器结构;用于接收包括逻辑地址的命令序列的电路,其中所述逻辑地址包括(i)从两个或更多个单独的数据存储设备中标识数据存储设备的信息以及(ii)所标识的数据存储设备内的逻辑页面编号;用于接收与所述逻辑地址关联的数据的电路;用于在所述快闪存储器结构中分配物理页面的电路;用于存储从所述逻辑地址到关联于所述物理页面的物理地址的映射的电路;用于基于所述物理地址将关联于所述逻辑地址的所述数据写入到所述快闪存储器结构以便高速缓存关联于所述逻辑地址的所述数据的电路;以及用于(i)基于由应用发送的、指示与所述逻辑地址相关联的所述数据的高速缓存不再被需要的无效命令中包括的所述逻辑地址而使所述快闪存储器结构中的所述物理页面无效以及(ii)允许垃圾收集器在执行以使所述物理页面可用于重新分配的擦除时直接使用所述物理页面的电路;其中所述映射指示关联于所述逻辑地址的所述数据的被高速缓存状态;以及其中所述映射从所述逻辑地址去往所述物理地址而不需要中间对所述快闪存储器结构的逻辑页面编号(LPN)的参考。 |
地址 |
巴巴多斯圣米加勒 |