抗总剂量效应存储单元电路

摘要

本发明公开了一种抗总剂量效应存储单元电路，全部由PMOS管构成，包括：第一、第二PMOS管，第三、第四PMOS管和第五、第六PMOS管；第一、第二PMOS管为上拉管，第三、第四PMOS管为读出访问管，第五、第六PMOS管为写入访问管。本发明的抗总剂量效应存储单元电路可自动实现抗总剂量效应加固，具有较小的存储单元面积，可用于抗辐射航空航天及嵌入式存储器等领域。

主权项

一种抗总剂量效应存储单元电路，其特征在于，包括：第一、第二PMOS管(401、402)，第三、第四PMOS管(403、404)和第五、第六PMOS管(405、406)；其中，第一、第二PMOS管(401、402)为上拉管，第一PMOS管(401)的源极连接电源电压VDD，栅极连接反相存储节点(QN4)，漏极连接存储节点(Q4)，第二PMOS管(402)的源极连接电源电压VDD，栅极连接存储节点(Q4)，漏极连接反相存储节点(QN4)；第三、第四PMOS管(403、404)为读出访问管，第三PMOS管(403)的源极连接读操作选择字线(410)，栅极连接存储节点(Q4)，漏极连接第一读出位线(411)，第四PMOS管(404)的源极连接读操作选择字线(410)，栅极连接反相存储节点(QN4)，漏极连接第二读出位线(412)；第五、第六PMOS管(405、406)为写入访问管，第五PMOS管(405)的源极连接存储节点(Q4)，栅极连接写入选择字线(407)，漏极连接第一写位线(408)，第六PMOS管(406)的源极连接反相存储节点(QN4)，栅极连接写入选择字线(407)，漏极连接第二写位线(409)。