倍压电路以及包括其的射频识别标签芯片

摘要

本发明提供一种倍压电路以及包括其的射频识别标签芯片，属于集成电路(IC)设计技术领域。该倍压电路中，两个传输通路中的NMOS晶体管被替换为PMOS晶体管，两个PMOS晶体管串联连接形成第一传输通路，另外两个PMOS晶体管串联连接形成第二传输通路。该倍压电路工作效率高、不受制备工艺限制，尤其适合在RFID标签芯片中应用。

主权项

一种倍压电路(30)，其特征在于，包括：第一PMOS晶体管(310)；与所述第一PMOS晶体管(310)串联连接形成第一传输通路的第二MOS晶体管(320)；第三PMOS晶体管(410)；与所述第三PMOS晶体管(410)串联连接形成第二传输通路的第四MOS晶体管(420)；分别用于控制所述第一PMOS晶体管(310)、第二MOS晶体管(320)、第三PMOS晶体管(410)和第四MOS晶体管(420)的导通和关断的第一逻辑电路(311)、第二逻辑电路(321)、第三逻辑电路(411)和第四逻辑电路(421)；第一电容(330)，其第一端连接至第一传输通路上的第一PMOS晶体管(310)与第二MOS晶体管(320)之间的第二节点(D)，其第二端接入第四时钟信号(CLKB)；以及第二电容(430)，其第一端连接至第二传输通路上的第三PMOS晶体管(410)与第四MOS晶体管(420)之间的第一节点(C)，其第二端接入第三时钟信号(CLKA)；其中，所述第二节点(D)的电平信号被反馈输入至所述第一逻辑电路(311)和第四逻辑电路(421)，同时，第二时钟信号(CLKBM)输入至所述第一逻辑电路(311)和第四逻辑电路(421)；所述第一节点(C)的电平信号被反馈输入至所述第二逻辑电路(321)和第三逻辑电路(411)，同时，第一时钟信号(CLKAM)输入至所述第二逻辑电路(321)和第三逻辑电路(411)；所述倍压电路(30)的输入端(Vin)同时连接所述第一PMOS晶体管(310)和第三PMOS晶体管(410)的源端/漏端，所述倍压电路(30)的输出端(Vout)同时连接所述第二MOS晶体管(320)和第四MOS晶体管(420)的漏端/源端；设置所述第一时钟信号(CLKAM)、第二时钟信号(CLKBM)、第三时钟信号(CLKA)和第四时钟信号(CLKB)的相位关系以使所述倍压电路(30)的输出端的输出电压基本等于两倍于正常电源电压(V_DD)。