发明名称 | 数据预取器及预取数据至高速缓存存储器的方法 | ||
摘要 | 一种数据预取器及预取数据至高速缓存存储器的方法。该数据预取器,包括具有多已索引的储存元件的一序列,用以储存多个已排序的步幅,这些步幅相关于来自一相同存储器页面的多个暂时相邻的载入要求的一数据流;以及一逻辑单元,用以计算该数据流的一现行载入要求与一最新先前载入要求之间的一现行步幅。逻辑单元对比现行步幅以及序列中的一步幅M,并对比序列中的最新步幅以及已排序的一步幅M+1。当对比配对时,逻辑单元预取一高速缓存线,而该高速缓存线的偏移为该现行载入要求与该步幅M-1的总合。 | ||
申请公布号 | CN102937937B | 申请公布日期 | 2016.01.13 |
申请号 | CN201210479571.9 | 申请日期 | 2012.11.22 |
申请人 | 威盛电子股份有限公司 | 发明人 | 密瑞.罗曼尼-奥古斯汀;约翰.M.吉尔 |
分类号 | G06F12/0862(2016.01)I | 主分类号 | G06F12/0862(2016.01)I |
代理机构 | 北京市柳沈律师事务所 11105 | 代理人 | 史新宏 |
主权项 | 一种数据预取器,包括:一储存元件序列,包括多个已索引的储存元件,这些储存元件用以分别储存多个已排序的步幅,这些步幅相关于来自一相同存储器页面的多个暂时相邻的载入要求的一数据流,其中这些步幅的每一个皆为该数据流的两相邻的载入要求的存储器地址的高速缓存线偏移间的差异;以及一逻辑单元,用以:计算该数据流的一现行载入要求与一最新先前载入要求之间的一现行步幅,其中该现行步幅为该现行载入要求与该最新先前载入要求的存储器地址的高速缓存线偏移的差异;比对该现行步幅与该储存元件序列中的一步幅M;比对这些步幅中的一最新先前步幅与已排序的一步幅M+1,其中已排序的该步幅M+1旧于且相邻于该储存元件序列中该步幅M;以及当该现行步幅配对于该储存元件序列中的该步幅M,且该最新先前步幅配对于已排序的该步幅M+1,则预取一高速缓存线进入该高速缓存存储器中,其中该高速缓存线在该存储器页面中的偏移为该现行载入要求与该步幅M‑1的总合,其中该步幅M‑1新于且相邻于该储存元件序列中的该步幅M。 | ||
地址 | 中国台湾新北市 |