| 发明名称 | 一种提高SiGe源/漏区质量的制造方法 | ||
| 摘要 | 本发明属于半导体制造领域，公开了一种提高SiGe源/漏区质量的制造方法，首先提供形成有栅极的N型硅衬底，并在该硅衬底上刻蚀出将要形成源/漏区的凹槽；接着在凹槽中外延生长低Ge浓度的SiGe缓冲层；然后在缓冲层上外延生长高Ge浓度的SiGe主体层；最后在缓冲层上外延生长低Ge浓度的SiGe盖帽层，形成具有SiGe的PMOS源/漏区。本发明提供了一种提高SiGe源/漏区质量的制造方法，通过外延生长低Ge浓度的SiGe盖帽层，有效加快了盖帽层在高Ge浓度的SiGe主体层上的生长速率，从而解决SiGe主体层的<111>晶面上盖帽层包覆性差的问题，增强了工艺稳定性，从而提升器件性能。 | ||
| 申请公布号 | CN105244263A | 申请公布日期 | 2016.01.13 |
| 申请号 | CN201510688426.5 | 申请日期 | 2015.10.21 |
| 申请人 | 上海集成电路研发中心有限公司 | 发明人 | 钟旻 |
| 分类号 | H01L21/28(2006.01)I;H01L29/40(2006.01)I;H01L29/417(2006.01)I | 主分类号 | H01L21/28(2006.01)I |
| 代理机构 | 上海天辰知识产权代理事务所(特殊普通合伙) 31275 | 代理人 | 吴世华;尹英 |
| 主权项 | 一种提高SiGe源/漏区质量的制造方法，其特征在于，包括以下步骤：步骤S01，提供形成有栅极的N型硅衬底，并在该硅衬底上刻蚀出将要形成源/漏区的凹槽；步骤S02，在所述凹槽中外延生长SiGe缓冲层；步骤S03，在所述缓冲层上外延生长SiGe主体层，所述主体层中的含Ge浓度高于缓冲层；步骤S04，在所述主体层上外延生长SiGe盖帽层，形成具有SiGe的PMOS源/漏区；其中，所述盖帽层中的含Ge浓度低于所述主体层。 | ||
| 地址 | 201210 上海市浦东新区张江高斯路497号 | ||