发明名称 Method for formation of buried gate electrode
摘要 <p>매립 게이트 전극의 형성방법을 개시한다. 본 발명의 매립 게이트 전극의 형성 방법은 반도체 기판 내에 트렌치를 형성한다. 상기 트렌치가 형성된 상기 반도체 기판 위에 게이트 산화막을 형성한다. 상기 게이트 산화막 위에 제1 게이트 전극층을 형성한다. 상기 제1 게이트 전극층 위로 상기 트렌치를 메우도록 실리콘층을 형성한다. 상기 실리콘층의 측면의 일부가 노출되도록 상기 제1 게이트 전극층의 일부를 선택적으로 리세스한다. 상기 제1 게이트 전극층의 일부가 리세스된 상기 반도체 기판 위에 금속층을 형성한다. 그리고 상기 금속층이 형성된 상기 반도체 기판을 열처리하여 상기 실리콘층의 상부에 금속 실리사이드층을 형성한다.</p>
申请公布号 KR101584097(B1) 申请公布日期 2016.01.12
申请号 KR20090024573 申请日期 2009.03.23
申请人 삼성전자주식회사 发明人 정은지;김현수;김병희;김대용;손웅희;문광진;이장희;송민상;이은옥
分类号 H01L21/336;H01L29/78 主分类号 H01L21/336
代理机构 代理人
主权项
地址