半导体记忆装置

摘要

信号产生电路(104)输出触发信号。延迟电路(110)接受触发信号，用来输出使触发信号延迟之延迟信号。时脉计数器(106)接受时脉，从接受到触发信号起到接受到延迟信号为止之期间，计数接受到之时脉之数，输出计数结果。判定电路(107)记忆时脉之数和潜伏期之对应关系，判定与从时脉计数器输出之计数结果对应之潜伏期。潜伏期用暂存器(108)保持被判定之潜伏期。WAIT控制电路(109)根据被保持在潜伏期用暂存器(108)之潜伏期，将WAIT信号输出到外部。

主权项

一种半导体记忆装置，系依照外部信号之组合，而被设定在多个动作模态之任一模态，其特征为，具备有：记忆器阵列，系具有被配置成为行列状之多个记忆单元；位元线对偶，系分别连接到上述记忆单元；第1放大电路，系将上述位元线对偶之电位进行放大；IO线对偶，系连接到多个之上述位元线对偶；和2种以上之第2放大电路，系回应上述各个模态而任一者被活性化，将上述IO线对偶之电位进行放大；上述多个动作模态为与从外部被输入之时脉同步之同步动作模态，和不与时脉同步之非同步动作模态；上述第2放大电路为：与同步动作模态对应之第1种放大电路；和与非同步动作模态对应之第2种放大电路。