| 发明名称 | 记忆体元件及其制造方法 | ||
| 摘要 | 记忆体元件，其包括基底、导体层、电荷储存层、多个隔离结构、多个第一掺杂区以及多个第二掺杂区。基底中具有多个沟渠。导体层配置在基底上且填入沟渠中。电荷储存层配置在基底与导体层之间。隔离结构分别配置在相邻两沟渠之间的基底中。第一掺杂区分别配置在各隔离结构与各沟渠之间的基底上部中。第二掺杂区分别配置在沟渠底部的基底中，其中各隔离结构位于相邻两个第二掺杂区之间。 | ||
| 申请公布号 | TWI517365 | 申请公布日期 | 2016.01.11 |
| 申请号 | TW099101109 | 申请日期 | 2010.01.15 |
| 申请人 | 旺宏电子股份有限公司 | 发明人 | 黄育峯;徐妙枝;陈冠复;韩宗廷 |
| 分类号 | H01L27/115(2006.01);H01L21/8247(2006.01);H01L21/762(2006.01) | 主分类号 | H01L27/115(2006.01) |
| 代理机构 | 代理人 | 詹铭文;萧锡清 | |
| 主权项 | 一种记忆体元件，包括：一基底，该基底中具有多个沟渠；一导体层，配置在该基底上且填入该些沟渠；一电荷储存层，配置在该基底与该导体层之间；多个隔离结构，配置在该些沟渠之间的该基底中；多个第一掺杂区，分别配置在各该些隔离结构与各该些沟渠之间的该基底上部中；以及多个第二掺杂区，分别配置在该些沟渠底部的该基底中，其中各该些隔离结构位于相邻两个第二掺杂区之间。 | ||
| 地址 | 新竹市新竹科学工业园区力行路16号 | ||