半导体记忆装置

摘要

明系提供一种半导体记忆装置，其系具有各记忆体层之资料写入、抹除、读出特性平均化之叠层构造。本发明之半导体记忆装置包含：复数个记忆体层，其系分别包含有胞阵列且呈多层地配置，而该胞阵列包含：互相平行之复数个第1布线、配置成与该等第1布线交叉且互相平行之复数个第2布线、以及连接于该等第1布线与第2布线之交叉部分之复数个记忆体胞；脉冲产生器，其系产生并输出对于前述记忆体胞之资料存取所必要之脉冲；及控制机构，其系控制前述脉冲产生器，以使从前述脉冲产生器所输出之脉冲，成为因应将要存取之记忆体胞所属之记忆体层之能量。

主权项

一种半导体记忆装置，其包含：复数个记忆体层，其等系呈多层地配置，且各记忆体层包含复数个第1布线、复数个第2布线、及由该等第1布线与该等第2布线所选择之复数个记忆体胞；脉冲产生器，其系运作以产生资料存取所需之脉冲至前述复数个记忆体胞中之存取目标记忆体胞；及控制电路，其系运作以控制前述脉冲产生器，以使从前述脉冲产生器所输出之脉冲具有因应前述存取目标记忆体胞所属之前述记忆体层的能量；其中其中前述控制电路系根据前述存取目标记忆体胞之前述位址及于前述各记忆体层预先设定之参数，来控制前述脉冲产生器；前述参数系保持于前述记忆体胞中之任一者。