发明名称 MEMORY WITH LOCAL-/GLOBAL BIT LINE ARCHITECTURE AND ADDITIONAL CAPACITANCE FOR GLOBAL BIT LINE DISCHARGE IN READING
摘要 감지 증폭기에 연결된 하나 이상의 글로벌 비트 라인, 및 복수 개의 메모리 셀 그룹으로 그룹화되는 복수 개의 메모리 셀을 포함하는 메모리 유닛이 제공되는데, 각각의 메모리 셀 그룹은 메모리 셀 그룹 내의 메모리 셀의 각각에 동작하도록 연결되는 하나 이상의 로컬 비트 라인을 가진다. 각각의 메모리 셀 그룹은, 메모리 셀 그룹의 메모리 셀이 독출되고 있는 경우, 메모리 셀 그룹의 하나 이상의 로컬 비트 라인들이 로직 회로로의 입력으로서 제공되고 글로벌 비트 라인에 연결되지 않도록 구성되고, 로직 회로는 커패시턴스 소자가 메모리 셀 그룹의 하나 이상의 로컬 비트 라인의 상태에 의존하여 하나 이상의 글로벌 비트 라인 중 하나에 연결되게 하도록 구성된다.
申请公布号 KR20160002884(A) 申请公布日期 2016.01.08
申请号 KR20157031864 申请日期 2014.04.01
申请人 SURECORE LIMITED 发明人 STANSFIELD ANTHONY
分类号 G11C11/419;G11C7/12;G11C7/18 主分类号 G11C11/419
代理机构 代理人
主权项
地址