一种在闪存控制器中RS纠检错算法的高效利用方法

摘要

一种在闪存控制器中RS纠检错算法的高效利用方法，该方法包括：提供两个RS纠检错算法模块，使用双倍频时钟分时复用，完成32位数据接口数据的并行编译码运算。本发明对RS纠检错算法模块采用串并结合，分时复用的方法，减少了资源占用，不影响数据传输速率，并保证RS码的纠检错性能；纠检错性能出色，延长闪存使用寿命；RS纠检错算法模块串行接入，保证数据的流水线操作。

主权项

一种在闪存控制器中RS纠检错算法的高效利用方法，其特征在于，该方法包括：提供两个RS纠检错算法模块，使用双倍频时钟分时复用，完成32位数据接口数据的并行编译码运算；具体是：1)首先将32位数据线分成高16位和低16位，分别送到两个RS模块，则每个RS纠检错算法模块只需要完成16位数据接口的编译码计算；2)对于16bit位宽的数据，先给到1个16bit位宽的缓存中，当缓存中的数据有效之后，使用一个2倍频的时钟，在第一个时钟先读出缓存中的低8bit数据作为第一个原始数据送到RS纠检错算法模块，在第二个时钟读出高8bit数据作为第二个原始数据送到RS纠检错算法模块，循环进行，直到所有数据全部给到RS纠检错算法模块；3)在编译码结果输出时，第一个时钟将结果给到输出缓存的低8位，第二个时钟将结果给到输出缓存的高8位，循环进行，直到所有结果全部输出，同时，当输出缓存中数据有效时，采用原始时钟将数据读出，最后，在将两个16bit的数据合并之后输出。