发明名称 |
电子器件封装及制造方法 |
摘要 |
本发明涉及电子器件封装及制造方法。一种制造电子器件封装的方法,包括:以第一绝缘层涂覆金属层的第一面;以第二绝缘层涂覆所述金属层的相对的第二面;将所述第一绝缘层图案化以暴露所述金属层的第一面上的接合位置;将所述第二绝缘层图案化以使得所述相对的第二面上的所述第二绝缘层的剩余部分位置正对于所述第一面上的所述接合位置;有选择地去除所述相对的第二面上的未被所述第二绝缘层的剩余部分覆盖的所述金属层的部分,以形成分开的共面金属层,所述分开的共面金属层包括接合位置;以及有选择地去除所述第二绝缘层的所述剩余部分,从而暴露所述分开的共面金属层的所述相对的第二面上的第二接合位置。 |
申请公布号 |
CN101924038B |
申请公布日期 |
2016.01.06 |
申请号 |
CN201010202786.7 |
申请日期 |
2010.06.10 |
申请人 |
LSI公司 |
发明人 |
Q·洛;P·瓦里奥特 |
分类号 |
H01L21/48(2006.01)I;H01L23/495(2006.01)I |
主分类号 |
H01L21/48(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
王田 |
主权项 |
一种制造电子器件封装的方法,包括:以第一绝缘层涂覆金属层的上表面,所述第一绝缘层具有下表面和上表面,所述第一绝缘层的所述下表面与所述金属层的所述上表面共面;以第二绝缘层涂覆所述金属层的下表面;将所述第一绝缘层图案化以包括开口以暴露所述金属层的所述上表面上的接合位置;将金属镀层沉积到所述接合位置中的至少一者,所述金属镀层作为导线接合焊盘沉积于所述接合位置上;将电子器件附接至所述接合位置中的一者;将所述第二绝缘层图案化,以使得所述金属层的所述下表面上的所述第二绝缘层的剩余部分位置正对于所述金属层的所述上表面上的所述接合位置;有选择地去除所述金属层的所述下表面上的未被所述第二绝缘层的剩余部分覆盖的所述金属层的部分,以形成分开的共面金属层,其中所述分开的共面金属层包括与所述电子器件附接的所述接合位置中的所述一者;有选择地去除所述第二绝缘层的所述剩余部分,从而暴露所述分开的共面金属层的所述金属层的所述下表面上的第二接合位置,其中所述第一绝缘层的所述下表面中的开口的周界与所述分开的共面金属层的上表面的周界接触;将焊料球接合至所述第二接合位置;以及将所述焊料球接合至安装板上的落着焊盘。 |
地址 |
美国加利福尼亚 |