发明名称 半導体装置の製造方法、及び、半導体装置
摘要 フィン状半導体層、柱状半導体層、ゲート電極とゲート配線を自己整合で形成し、ダミーゲートとダミーコンタクトを同時に形成するゲートラストプロセスであるSGTの製造方法とその結果得られるSGTの構造を提供する。半導体基板上のフィン状半導体層の周囲に第1の絶縁膜を形成する第1工程と、第2の絶縁膜を形成し、第1のポリシリコンを堆積し平坦化し、第3の絶縁膜を形成し、第2のレジストを形成し、柱状半導体層と第1のダミーゲートと第1のハードマスクとを形成する第2工程と、第4の絶縁膜を形成し、第2のポリシリコンを堆積し平坦化し、エッチバックし、第6の絶縁膜を堆積し、第4のレジストを形成し、第2のハードマスクを形成し、第3のハードマスクを形成し、第2のダミーゲートを形成し、フィン状半導体層上に第1のダミーコンタクトを形成する第3工程とにより、課題を解決する。
申请公布号 JP5838530(B1) 申请公布日期 2016.01.06
申请号 JP20150520742 申请日期 2014.03.05
申请人 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 发明人 舛岡 富士雄;中村 広記
分类号 H01L21/336;H01L29/41;H01L29/78 主分类号 H01L21/336
代理机构 代理人
主权项
地址