发明名称 |
紧凑CMOS器件绝缘结构 |
摘要 |
一种集成电路包括一个第一导电类型的第一阱,形成在半导体层中,第一阱罩住有源器件,并且连接到第一阱电势,一个第二导电类型的第二阱,形成在半导体层中,包围着第一阱,第二阱罩住有源器件,并且连接到第二阱电势,一个第二导电类型的掩埋层,形成在第一阱下方,并且部分重叠包围着第一阱的第二阱。在一个可选实施例中,集成电路包括一个第二导电类型的第三阱,取代掩埋层,第三阱含有第一阱,并且部分衬底包围着第一阱的第二阱。 |
申请公布号 |
CN105226059A |
申请公布日期 |
2016.01.06 |
申请号 |
CN201510364034.3 |
申请日期 |
2015.06.26 |
申请人 |
万国半导体股份有限公司 |
发明人 |
雪克·玛力卡勒强斯瓦密 |
分类号 |
H01L27/092(2006.01)I;H01L21/8238(2006.01)I |
主分类号 |
H01L27/092(2006.01)I |
代理机构 |
上海信好专利代理事务所(普通合伙) 31249 |
代理人 |
张静洁;徐雯琼 |
主权项 |
一种集成电路,其特征在于,包括:一第一导电类型轻掺杂的半导体层;一第一导电类型的第一阱,形成在半导体层中,所述的第一阱罩住有源器件,并且连接到第一阱电势,一第二导电类型的第二阱,形成在半导体层中,包围着第一阱,所述的第二阱罩住有源器件,并且连接到第二阱电势;以及一第二导电类型的掩埋层,形成在第一阱下方,至少部分重叠包围着所述第一阱的第二阱。 |
地址 |
美国加利福尼亚桑尼维尔奥克米德公园道475 |