发明名称 Fabrication method of metal gates-embedded nanochannel
摘要 <p>본 발명은 화학기상증착 및 평탄화 공정을 이용한 금속 게이트를 포함하는 나노채널의 제조방법에 관한 것이다. 본 발명의 일예와 관련된 금속 게이트를 포함하는 나노채널의 제조방법은 기판(101)의 상부 표면에 제1층(102)을 형성하는 제 1 단계, 상기 제1층(102)의 상부 표면 중 일부에 적어도 하나의 제2층(103)을 형성하는 제 2 단계, 상기 제2층(103)을 식각 마스크로 이용하여, 상기 제2층(103)이 형성되지 않아 드러나 있는 제1층(102)을 제거하는 제 3 단계, 상기 제2층(103)를 제거하는 제 4 단계, 등방성 증착 공정을 이용하여, 상기 기판(101) 및 제1층(102)에 제3층(104)을 형성하는 제 5 단계, 이방성 식각 공정을 이용하여, 상기 기판(101) 및 상기 제1층(102) 상부의 제3층(104)을 제거하고, 상기 제1층(101) 측면의 제3층(104)만을 남기는 제 6 단계, 상기 기판(101), 제1층(102) 및 제3층(104)에 제4층(105)을 형성하는 제 7 단계, 상기 제1층(102) 및 제3층(104)이 드러나도록 평탄화하는 제 8 단계, 상기 제1층(102), 제3층(104) 및 제4층(105)에 제5층(106)을 형성하는 제 9 단계, 상기 제5층(106)의 측면이 상기 제3층(104)의 길이 방향과 수직이 되도록 상기 제5층(106)의 일부를 제거하는 제 10 단계, 등방성 증착 공정을 이용하여, 상기 제1층(102), 제3층(104), 제4층(105) 및 제5층(106)에 제6층(107)을 형성하는 제 11 단계, 이방성 식각 공정을 이용하여, 상기 제1층(102), 제3층(104), 제4층(105) 및 제5층(106) 상부의 제6층(107)을 제거하고, 상기 제5층(106) 측면의 제6층(107)만을 남기는 제 12 단계, 상기 제1층(102), 제3층(104), 제4층(105), 제5층(106) 및 제6층(107)에 제7층(108)을 형성하는 제 13 단계, 상기 제5층(106) 및 제6층(107)이 드러나도록 평탄화하는 제 14 단계, 상기 드러난 제6층(107)을 식각하여 제거하는 제 15 단계, 상기 제5층(106) 및 제7층(108)을 식각 마스크로 이용하여, 상기 기판(101)이 드러나도록 상기 제1층(102), 제3층(104) 및 제4층(105)을 비등방 식각하는 제 16 단계와 상기 제1층(102), 제3층(104) 및 제4층(105)이 드러나도록 상기 제5층(106) 및 제7층(108)을 제거하는 제 17 단계를 포함할 수 있다.</p>
申请公布号 KR101579307(B1) 申请公布日期 2016.01.04
申请号 KR20120080414 申请日期 2012.07.24
申请人 나노칩스(주) 发明人 최중범;이종진
分类号 H01L21/205;H01L21/304;H01L21/336;H01L29/78 主分类号 H01L21/205
代理机构 代理人
主权项
地址