发明名称 |
响应于输入资料値以降低在积和熔加运算(FMA)单元中的功率消耗之技术 |
摘要 |
实施例中,一种积和熔加运算(FMA)电路经组配来接收多个输入资料值,以对该等输入资料值执行一FMA指令。该电路包括一乘法器单元及耦接至该乘法器单元之一输出的一加法器单元,及一控制逻辑元件,该控制逻辑元件接收该等输入资料值且减少开关活动,并因此基于该等输入资料值中一或多者来降低该电路之一或多个组件的功率消耗。已描述且请求其他实施例。
|
申请公布号 |
TWI515649 |
申请公布日期 |
2016.01.01 |
申请号 |
TW102136982 |
申请日期 |
2013.10.14 |
申请人 |
英特尔股份有限公司 |
发明人 |
希克曼 布莱恩;布瑞福 丹尼斯;弗雷契 汤玛斯 |
分类号 |
G06F7/483(2006.01);G06F9/30(2006.01);G06F1/32(2006.01) |
主分类号 |
G06F7/483(2006.01) |
代理机构 |
|
代理人 |
林志刚 |
主权项 |
一种处理器,其包含:一核心,其包括多个执行单元用以执行指令,该等多个执行单元包括一积和熔加运算(FMA)电路用以接收多个输入资料值,用以对该等资料输入值执行一FMA指令,该FMA电路包括:一乘法器单元及一加法器单元,该加法器单元耦接至该乘法器单元之一输出;及一控制逻辑元件,其用以接收该等多个输入资料值且用以基于该等多个输入资料值中至少一者之一值来时钟闸控包含该乘法器单元及该加法器单元中至少一者的该FMA电路之一或多个组件。
|
地址 |
美国 |